Показ дописів із міткою FPGA. Показати всі дописи
Показ дописів із міткою FPGA. Показати всі дописи
субота, 15 березня 2025 р.
Як визначити середній рівень шуму у спектрі FFT
Розрахунок середнього рівня шуму йде через взяття кореня квадратного із накопичення сум квадратів амплітуд усіх гармонік у спектрі, крім максимальної, поділеної на кількість таких гармонік...
неділя, 19 вересня 2021 р.
Формувач фазо-кодоманіпульованого сигналу (Баркера) на FPGA
У такій області як радіолокація використання складних сигналів на кшталт ЛЧМ (лінійно частотної модуляції) або фазо-кодо-маніпульованих послідовностей (ФКМ) є класикою. Одним з типових ФКМ можна назвати код Баркера. Примітний тим, що його автокореляційна функція має мінімальний рівень бічних пелюсток, що позитивно позначається на результатах виявлення корисного сигналу на фоні завад і, звичайно, точності визначення координат цiлi...
субота, 15 серпня 2020 р.
Реалізація прийому в синхронному та асинхронному режимі на FPGA
У другій частині нашого циклу [1...3] ми навчили ПЛІС роботі з UART інтерфейсом і здавалося б на цьому можна було закрити питання організації зв'язку між нижнім та верхнім рівнями. Однак сам UART по суті надмірний, та й не завжди є необхідність (або можливість) використовувати драйвери інтерфейсів UART TTL/RS-232/RS-485. Наприклад, є менш «жорсткий» LVDS інтерфейс, який не менш схиблений, бо заснований на використанні диференціальної лінії передачі. Сучасні драйвери LVDS випускаються промисловістю як застосування на невеликі відстані (десятки сантиметрів), і на відстані до кількох сотень метрів. Адже нам ніщо не заважає підключити на вихід ПЛІС LVDS** [4] передавач, наприклад SN65LVDS31 [5], а на приймальній стороні LVDS приймач SN65LVDS32 [6] і працювати зі звичними TTL рівнями відразу по декількох каналах? Звісно ні...
неділя, 19 липня 2020 р.
Цифрова фільтрацiя. Згладжування та боротьба з імпульсними завадами
Коли виникають завдання згладжування аналогового сигналу, наприклад, з датчиків температури за добу (хоча це й так досить інерційний параметр), або різкі коливання з датчиків тиску біля якогось середнього значення (рецесії) або ще життєвіше – на ваші дані в часі накладається шум або статичний розряд, не полінуйтеся, загляньте в будь-який математичний довідник, наприклад Бронштейна, та відкрийте для себе поліноми регресії, алгоритм ковзного середнього, медіанну фільтрацію та інші «смаки». Що стосується аналогових ланцюгів все тривіально, фільтрація. А якщо сигнал уже оцифрований разом із перешкодою? Чи можна в тому самому мікроконтролері чи ПЛІС («тупій» логіці) зібрати цифровий фільтр і перевірити на працездатність? Зрозуміло, так. А як схемотехнічно зробити такий фільтр?
субота, 8 лютого 2020 р.
Реалiзацiя обмiну USB/Link порт процесора Sharc ADSP-21161N в асинхронному режимі двох FIFO
Апаратний шлюз арбайтен в режимі паралельного 2х8 bit обміну F245 Async Mode. DSP забезпечує введення-виведення даних через шість 8-ми розрядних Link-портів. Кожен Link-порт ADSP-21161 складається з 8 двонаправлених ліній передачі даних LxDAT7..0, двонаправленої лінії тактових синхроімпульсів LxCLK і двонаправленої лінії квитування LxACK. Дані зчитуються або записуються в буфери Link-портів із внутрішньої пам'яті по DMA шині...
субота, 4 січня 2020 р.
Квадратурнi складовi без децимації на FPGA
Розглянемо простий алгоритм отримання квадратурних складових без проведення децимації та виключенням неодномоментності взяття відліків на FPGA...